rus eng    Проекты -> Микроэлектроника     Новости
 

Интернет-магазин

Программу REBUS и электронные издания в формате RBS можно приобрести в нашем Интернет-магазине.

Перейти >>




 

Микроэлектроника

XDCHECK

Заказчик:  X-FAB Semiconductor Foundries AG (Erfurt, Germany).
Платформы: MS Windows, Sun Solaris, Linux (консольное приложение).
Реализация: C++ (MS VS, gcc, STL, Boost)
Функции: Верификация Verilog-проектов на соответствие правилам проектирования, вывод статистической информации о проекте.

Подробности

Выборочная проверка проекта на нарушение следующих правил:
  • входы и выходы ячеек не подключены или подключены к земле или питанию;
  • закороченные выходы двустабильных вентилей;
  • подключение тристабильных вентилей (постоянно включенные или выключенные разрешающие входы, закороченные разрешающие входы разных вентилей, цепи с одиночными тристабильными выходами);
  • управление входами сброса и предустановки ячеек с памятью одним сигналом или собственным выходом через комбинаторные цепи;
  • соединение выхода ячеек с памятью со входом данных без сброса или предустановки;
  • пропущенные или избыточные ячейки поддержки уровня;
  • соединение комбинаторных вентилей выход-вход одного или двух вентилей;
  • выявление петлей обратной связи;
  • превышение длины цепочек комбинаторных вентилей;
  • превышение допустимого коэффициента разветвления;
  • неправильное подключение ячеек с контактными площадками;
  • цепи синхронизации и сброса, проходящие через комбинаторные вентили;
  • асинхронные входные цепи.
Статистика:
  • количество вентилей;
  • суммарная площадь;
  • списки внешних выводов и использованных ячеек по типам;
  • цепи синхронизации, сброса/предустановки;
  • иерархическая структура проекта.

XECHECK

Заказчик:  X-FAB Semiconductor Foundries AG (Erfurt, Germany).
Платформы: MS Windows, Sun Solaris, Linux (консольное приложение).
Реализация: C++ (MS VS, gcc, STL, Boost)
Функции: Сравнение двух Verilog-нетлистов между собой; проверка отличий на допустимость. Различия выводятся с использованием языка описания отличий. Допустимые отличия выводятся в файл предупреждений, недопустимые - в файл ошибок.

Подробности

Допустимость отличий может быть описана пользователем, а также имеется несколько зарезервированных правил, соответствующих стандартным оптимизирующим процедурам, в частности:
  • перестановка входов;
  • замена вентилей аналогичными с другой нагрузочной способностью;
  • вставка буферных/инвертирующих вентилей без изменения функциональности;
  • замена цепи синхронизации деревом буферных вентилей;
  • замена цепей сброса/предустановки деревьями буферных вентилей;
  • вставка тестовых скан-цепей.

XLICDSM

Заказчик:  X-FAB Semiconductor Foundries AG (Erfurt, Germany).
Платформы: MS Windows, Sun Solaris, Linux (консольное приложение).
Реализация: C++ (MS VS, gcc, STL, Boost), Perl, XML, XSLT, CORBA.
Функции: Характеризация библиотеки стандартных ячеек.

Подробности

Выполняется характеризация временных и мощностных параметров, изменение параметров в зависимости от напряжения, температуры и отклонений технологического процесса для библиотек стандартных ячеек и ячеек ввода-вывода на гетерогенной платформе (Windows, Solaris, Linux одновременно) с использованием опциональных средств моделирования (Synopsys HSPICE или Cadence SPECTRE). Система состоит из двух программных частей:
  • менеджер характеризации - выполняет чтение информации из XML базы данных, готовит исходные данные для моделирования в HSPICE или SPECTRE, рассылает задания агентам моделирования, принимает и обрабатывает результаты, сохраняет их в базе данных, экспортирует описания библиотек в форматах целевых систем проектирования (Verilog *.v, Synopsys *.lib, Cadence *.tlf) и документации (*.html).
  • удаленные агенты моделирования - выполняют запуск на моделирование программы HSPICE или SPECTRE на удаленных компьютерах по заданию менеджера, возвращает результаты моделирования менеджеру.
Для хранения данных характеризации используется XML база данных, при описании шаблонов характеризации и экспорта активно использованы Perl и XSLT, взаимодействие менеджера и агентов построено на основе протокола CORBA.

AMC

Заказчик: ПКК МИЛАНДР, Москва.
Платформа: Linux (GUI/консоль).
Реализация: C++ (MS VS, gcc, STL), XML, QT.
Функции: компилятор памяти SPRAM

Подробности

Компилятор памяти позволяет автоматически генерировать блоки однопортового ОЗУ для 0,18 мкм КМОП процесса с конфигурацией от 64 бит до 512 Kбит. Компилятор генерирует для выбранной конфигурации следующие выходные файлы: топология в форматах GDSII/LEF, электрическая схема в CDL-формате, EDIF символ, Verilog модель, Cadence TLF, HTML документация. Конфигурации характеризуются сохранением временных и мощностных параметров в базе данных, с последующим использованием данных при формировании пользовательских представлений. Пользовательский интерфейс обеспечивает выбор конфигурации и предварительный просмотр топологической конфигурации блока.



.28 Октябрь
2011
01

Синхронизация сайта «Объекты культурного наследия Белгородской области» с БД ИС "Монумент"
Подробнее

.12 Октябрь
2011
02

Разработка сайта «Объекты культурного наследия Белгородской области»
Подробнее

.20 Сентябрь
2011
03

Добавление в ИС "Монумент" возможности использования карт OpenStreetMap.
Подробнее

.07 Июль
2011
04

Выпуск обновленной версии ИС "Монумент"
Подробнее

.06 Апрель
2011
05

Выпуск информационной системы по учету объектов культурного наследия "Монумент"
Подробнее

Контакты
+7 (473) 251-94-97
+7 (473) 296-95-35
info@radixtools.ru
ГлавнаяПроектыПродуктыУслугиПоддержкаКонтакты
Copyright 2005–2017 © Radix-Tools | Разработка сайта TARC ComputerSoft