Микроэлектроника

Выборочная проверка проекта на нарушение следующих правил:

• входы и выходы ячеек не подключены или подключены к земле или питанию;
• закороченные выходы двустабильных вентилей;
• подключение тристабильных вентилей (постоянно включенные или выключенные разрешающие входы, закороченные разрешающие входы разных вентилей, цепи с одиночными тристабильными выходами);
• управление входами сброса и предустановки ячеек с памятью одним сигналом или собственным выходом через комбинаторные цепи;
• соединение выхода ячеек с памятью со входом данных без сброса или предустановки;
• пропущенные или избыточные ячейки поддержки уровня;
• соединение комбинаторных вентилей выход-вход одного или двух вентилей;
• выявление петлей обратной связи;
• превышение длины цепочек комбинаторных вентилей;
• превышение допустимого коэффициента разветвления;
• неправильное подключение ячеек с контактными площадками;
• цепи синхронизации и сброса, проходящие через комбинаторные вентили;
• асинхронные входные цепи.
  

Статистика:

• количество вентилей;
• суммарная площадь;
• списки внешних выводов и использованных ячеек по типам;
• цепи синхронизации, сброса/предустановки;
• иерархическая структура проекта.

Допустимость отличий может быть описана пользователем, а также имеется несколько зарезервированных правил, соответствующих стандартным оптимизирующим процедурам, в частности:

• перестановка входов;
• замена вентилей аналогичными с другой нагрузочной способностью;
• вставка буферных/инвертирующих вентилей без изменения функциональности;
• замена цепи синхронизации деревом буферных вентилей;
• замена цепей сброса/предустановки деревьями буферных вентилей;
• вставка тестовых скан-цепей.

Выполняется характеризация временных и мощностных параметров, изменение параметров в зависимости от напряжения, температуры и отклонений технологического процесса для библиотек стандартных ячеек и ячеек ввода-вывода на гетерогенной платформе (Windows, Solaris, Linux одновременно) с использованием опциональных средств моделирования (Synopsys HSPICE или Cadence SPECTRE). Система состоит из двух программных частей:

• менеджер характеризации - выполняет чтение информации из XML базы данных, готовит исходные данные для моделирования в HSPICE или SPECTRE, рассылает задания агентам моделирования, принимает и обрабатывает результаты, сохраняет их в базе данных, экспортирует описания библиотек в форматах целевых систем проектирования (Verilog *.v, Synopsys *.lib, Cadence *.tlf) и документации (*.html).
• удаленные агенты моделирования - выполняют запуск на моделирование программы HSPICE или SPECTRE на удаленных компьютерах по заданию менеджера, возвращает результаты моделирования менеджеру.

Для хранения данных характеризации используется XML база данных, при описании шаблонов характеризации и экспорта активно использованы Perl и XSLT, взаимодействие менеджера и агентов построено на основе протокола CORBA.

Компилятор памяти позволяет автоматически генерировать блоки однопортового ОЗУ для 0,18 мкм КМОП процесса с конфигурацией от 64 бит до 512 Kбит. Компилятор генерирует для выбранной конфигурации следующие выходные файлы: топология в форматах GDSII/LEF, электрическая схема в CDL-формате, EDIF символ, Verilog модель, Cadence TLF, HTML документация. Конфигурации характеризуются сохранением временных и мощностных параметров в базе данных, с последующим использованием данных при формировании пользовательских представлений. Пользовательский интерфейс обеспечивает выбор конфигурации и предварительный просмотр топологической конфигурации блока.